Министерство образования Республики Беларусь

Учреждение образования
БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
ИНФОРМАТИКИ И РАДИОЭЛЕКТРОНИКИ

Факультет компьютерных систем и сетей

Кафедра электронных вычислительных машин

# Отчет по лабораторной работе №3
# Тема: «Разработка математической и программной модели цифрового объекта»

Выполнила У.В. Прокопюк

Проверил А.А. Воронов

Минск 2026

## 1.1 Постановка задачи

Целью лабораторной работы является разработка математической и программной модели цифрового объекта «Счетчик с принудительным порядком счета»

## 1.2 Задание

Счетчик по модулю 11 с последовательностью счета 5 – 15, 5 – 15. Иерархическое представление объекта на рисунке 1.1.





Рисунок 1.1 – Иерархическое представление объекта

Реализация счетчика с принудительным порядковым счетом представлена на рисунке 1.2





Рисунок 1.2 – Реализация счетчика

### 1.3 Выполнение задания

Результат работы представлен в виде исходного кода программы на языке VHDL, а также результат значений на выходах в соответствии со входными значениями на рисунке 1.3.





Рисунок 1.3 – Результат работы

Исходный код файлов:

Lab3.vhd

```
library ieee;
use ieee.std_logic_1164.all;

-- Счётчик с принудительным порядком:
-- 5(0101) -> 6 -> ... -> 15(1111) -> 5 -> ...
-- Любое "неправильное" состояние (0..4) принудительно уходит в 5.

entity lab1 is
    port (
        clk : in  std_logic;
        rst : in  std_logic;                    -- async reset, active '1'
        q   : out std_logic_vector(3 downto 0)
    );
end entity;

architecture gatelevel of lab1 is
    constant WRAP : std_logic_vector(3 downto 0) := "0101"; -- 5

    signal s : std_logic_vector(3 downto 0);   -- состояние (выходы триггеров)
    signal d : std_logic_vector(3 downto 0);   -- входы D триггеров

    signal valid_ge5   : std_logic; -- s >= 5 ?
    signal is15        : std_logic; -- s == 15 ?
    signal select_wrap : std_logic; -- выбираем WRAP вместо инкремента

    signal inc : std_logic_vector(3 downto 0);
    signal c0, c1, c2 : std_logic;  -- переносы для +1
begin
```

```
        -- ---------- Декодеры (на логических элементах) --------
        -- valid_ge5 = s3 OR (s2 AND (s1 OR s0))  (истина для
5..15, ложь для 0..4)
        valid_ge5 <= s(3) or (s(2) and (s(1) or s(0)));

        -- is15 = s3&s2&s1&s0
        is15 <= s(3) and s(2) and s(1) and s(0);

        -- если состояние <5 или равно 15, то следующий = 5
        select_wrap <= (not valid_ge5) or is15;

        -- ---------- Инкремент на +1 (только AND/OR/NOT) -------
        -- inc = s + 1
        inc(0) <= not s(0);
        c0     <= s(0);

        -- XOR через and/or/not: a xor b = (a and not b) or (not a
and b)
        inc(1) <= (s(1) and (not c0)) or ((not s(1)) and c0);
        c1     <= s(1) and c0;

        inc(2) <= (s(2) and (not c1)) or ((not s(2)) and c1);
        c2     <= s(2) and c1;

        inc(3) <= (s(3) and (not c2)) or ((not s(3)) and c2);

        -- ---------- Мультиплексор (выбор WRAP или inc) --------
        d(0) <= (select_wrap and WRAP(0)) or ((not select_wrap)
and inc(0));
        d(1) <= (select_wrap and WRAP(1)) or ((not select_wrap)
and inc(1));
        d(2) <= (select_wrap and WRAP(2)) or ((not select_wrap)
and inc(2));
        d(3) <= (select_wrap and WRAP(3)) or ((not select_wrap)
and inc(3));

        -- ---------- D-триггеры (4 штуки, одним регистром) -----
        process(clk, rst)
        begin
            if rst = '1' then
                s <= WRAP;          -- принудительно в 5
            elsif rising_edge(clk) then
                s <= d;             -- загрузка D
            end if;
        end process;

        q <= s;
    end architecture;
```

```
tb.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity tb is
end entity;

architecture sim of tb is
    signal clk : std_logic := '0';
    signal rst : std_logic := '0';
    signal q   : std_logic_vector(3 downto 0);

    function slv4(n : integer) return std_logic_vector is
    begin
        return std_logic_vector(to_unsigned(n, 4));
    end function;
begin
    dut: entity work.lab1(gatelevel)
        port map (
            clk => clk,
            rst => rst,
            q   => q
        );

    -- clock: период 20 ns
    clk <= not clk after 10 ns;

    stim: process
        variable expected : integer;
    begin
        -- reset
        rst <= '1';
        wait for 50 ns;
        rst <= '0';

        -- Проверяем: старт в 5
        wait until rising_edge(clk);
        assert q = slv4(5)
            report "Expected 5 after reset, got " &
                   integer'image(to_integer(unsigned(q)))
            severity error;

        -- Проверяем 6..15
        for expected in 6 to 15 loop
            wait until rising_edge(clk);
            assert q = slv4(expected)
                report "Expected " & integer'image(expected) &
                       ",          got          "          &
integer'image(to_integer(unsigned(q)))
                severity error;
        end loop;
```

```
        -- Проверяем возврат 15 -> 5
        wait until rising_edge(clk);
        assert q = slv4(5)
            report "Expected wrap to 5, got " &
                   integer'image(to_integer(unsigned(q)))
            severity error;

        report "TB finished OK" severity note;
        wait;
    end process;
end architecture;
```